فلیپ‌فلاپ

از ویکی‌پدیا، دانشنامهٔ آزاد
پرش به: ناوبری، جستجو
R1, R2 = 1 kΩ R3, R4 = 10 kΩ
مدار یک فلیپ‌فلاپ که از دو گیت NOR ساخته شده است

در الکترونیک دیجیتال فیلیپ‌فلاپ (به انگلیسی: Flip-flop) یا لچ (به انگلیسی: latch) نوعی مدار است که داری دو حالت پایدار است و می‌تواند ۱ بیت را در خود ذخیره کند. فلیپ‌فلاپ‌ها از بلاک‌های اصلی مدارهای دیجیتال هستند و استفاده‌های فراوانی در رایانه و طراحی مدارهای مخابراتی دارند. از فلیپ‌فلاپ‌های برای طراحی سلول‌های حافظه که امکان ذخیره‌سازی یک بیت را دارند استفاده می‌شود.

تاریخچه[ویرایش]

نخستین فیلیپ فلاپها در سال ۱۹۱۸ میلادی توسط ویلیام اکلز و فرانک ویلفرد جوردن اختراع گردید.[۱][۲]

انواع فیلیپ فلاپها[ویرایش]

فیلیپ فلاپها انواع مختلفی دارند که عبارتند از:[۳]

  • فلیپ فلاپ SR
  • فلیپ فلاپ JK
  • فلیپ فلاپ T
  • فلیپ فلاپ D

فلیپ فلاپ SR[ویرایش]

سمبل لچ SR

فیلیپ فلاپ SR مداری با دو گیت NAND یا NOR است که به طور متقاطع به هم وصل گردیده‌اند. این مدار دو ورودی set و reset دارد. لچ دارای دو حالت مفید است. وقتی خروجی Q=۱ و Q'=۰ لچ در حالت نشانده (منطق۱) است و اگر Q=۰ و Q'=۱ باشد در حالت بازنشانی است. خروجی‌های Q و 'Q متمم با این وجود وقتی هر دوی آنها یک شوند حالت تعریف نشده داریم.

جدول مشخصه فیلیپ فلاپ SR (ساخته شده با گیت NOR([۴]
جدول مشخصه جدول تحریک
S R Action Q(t) Q(t+1) S R Action
۰ ۰ حفظ حالت قبل 0 0 0 X بدون تغییر
0 1 Q = 0 1 0 0 1 reset
1 0 Q = 1 0 1 1 0 set
۱ ۱ حالت تعریف نشده 0 0 X 0 race condition

X در جدول نشان دهنده حالت بی‌اهمیت است.

فلیپ فلاپ JK[ویرایش]

سمبل فیلیپ فلاپ JK با کلاک

فیلپ فلاپ JK طبق شکل دارای دو ورودی و دو خروجی و یک پایه کلاک (clk) است. این فیلیپ فلاپ به خاطر پایه کلاک مشکل فیلیپ فلاپ SR را ندارد (در فیلیپ فلاپ SR دو ورودی با هم نمی‌توانند یک شوند):

JK Flip Flop operation[۴]
جدول مشخصه جدول تحریک
J K Qnext Comment Q Qnext J K Comment
0 0 Qprev hold state 0 0 0 X بدون تغییر
0 1 0 reset 0 1 1 X Set
1 0 1 set 1 0 X 1 Reset
1 1 Qprev toggle 1 1 X 0 No change

فلیپ فلاپ T[ویرایش]

سمبل فیلیپ فلاپ T

فیلیپ فلپ T فیلیپ‌فلاپی است که از آن برای تاگل (Toggle) کردن استفاده می‌شود. (صفر را تبدیل به یک و یک را تبدیل به صفر می‌کند)

T Flip-Flop operation[۴]
جدول مشخصه جدول تحریک
Comment Comment
0 0 0 hold state (no clk) 0 0 0 No change
0 1 1 hold state (no clk) 1 1 0 No change
1 0 1 toggle 0 1 1 Complement
1 1 0 toggle 1 0 1 Complement

این فلیپ فلاپ به عنوان ذخیره کننده یک بیت دیتا بسیار پرکاربرد است و از نظر تأخیر نیز شبیه به یک عنصر تأخیر دهنده ساعت عمل می‌کند به این ترتیب که هر ورودی به آن می‌دهیم در یک فاصله زمانی مشخصی که به اندازه یک کلاک پالس (پالس ساعت) است همان ورودی را در خروجی دریافت می‌کنیم. از این رو این فلیپ فلاپ را فلیپ فلاپ تأخیر (Delay) می‌نامند. این فلیپ فلاپ یک ورودی به نام D دارد. فلیپ فلاپ T همانند فلیپ فلاپ JK است که دو ورودی آن از یک متغیر مقدار می‌گیرد یعنی یا هر دو J و K مقدار صفر و یا هر دو مقدار یک دارند. به این ترتیب در مواقعی یک است، ایجاد جهش می‌کند.

فلیپ فلاپ D[ویرایش]

سمبل DFF

یکی از حالتهای حذف حالت نامطلوب در فیلیپ‌فلاپ SR این است که مطمئن شویم هیچگاه آن دو با هم یک نخواهند شد چراکه در فلیپ‌فلاپ‌ها ورودی از خروجی قبلی نیز متأثر می‌شود و وقتی ورودی‌ها هر دو یک باشند پیشبینی خروجی جدید ممکن نیست. این کار با لچ D میسر است زیرا یک ورودی می‌پذیرد و در ساختار داخلی آن از خود ورودی و عکس(NOT) آن استفاده می‌شود.

کاربرد[ویرایش]

از فیلیپ‌فلاپ‌ها می‌توان در شمارنده‌ها، ذخیره‌سازی اطلاعات و ... استفاده نمود.

جستارهای وابسته[ویرایش]

منابع[ویرایش]

  1. William Henry Eccles and Frank Wilfred Jordan, «Improvements in ionic relays» British patent number: GB 148582 (filed: 21 June 1918; published: 5 August 1920).
  2. W. H. Eccles and F. W. Jordan (19 September 1919) «A trigger relay utilizing three-electrode thermionic vacuum tubes,» The Electrician, vol. 83, page 298. Reprinted in: Radio Review, vol. 1, no. 3, pages 143–146 (December 1919).
  3. طراحی دیجیتال (مدار منطقی)، پروفسور موریس مانو، ترجمه دکتر قدرت سپیدنام، انتشارات خراسان
  4. ۴٫۰ ۴٫۱ ۴٫۲ Mano, ‎M. Morris. Kime, Charles R.. Logic and Computer Design Fundamentals, 3rd Edition. Upper Saddle River, NJ, USA: Pearson Education International, 2004. pg283. ISBN 0-13-191165-1. 
  • Digital_logic_circuit_analysis_and_design Nelson
  • Fundamental of digital ligic with verilog design by Brown
  • Digital_logic_circuit_analysis_and_design by Mano