وضعیت رقابتی: تفاوت میان نسخهها
جز ربات ردهٔ همسنگ (۲۶) +نشانی+املا+مرتب (۱۱.۵ core): + رده:مسئلههای رایانش توزیعشده |
جز ربات ردهٔ همسنگ (۳۰) +مرتب (۱۴.۵ core): + رده:زمانبندی در مدار الکترونیکی |
||
خط ۳۳: | خط ۳۳: | ||
[[رده:اشکالهای برنامهنویسی]] |
[[رده:اشکالهای برنامهنویسی]] |
||
[[رده:دروازههای منطقی]] |
[[رده:دروازههای منطقی]] |
||
[[رده:زمانبندی در مدار الکترونیکی]] |
|||
[[رده:سختافزار رایانه]] |
[[رده:سختافزار رایانه]] |
||
[[رده:سوءاستفاده امنیتی از رایانه]] |
[[رده:سوءاستفاده امنیتی از رایانه]] |
نسخهٔ ۳۱ ژانویهٔ ۲۰۱۷، ساعت ۰۸:۱۱
یک وضعیت رقابتی [۱] به انگلیسی Race Condition یا Race Hazard یک نقص در سیستم الکترونیکی یا رایانه ای است که به موجب آن نتیجه خروجی And یا Or به طور غیر منتظره ای به زمانبندی و ترتیب رویدادهای دیگر بستگی دارد.این اصطلاح در اصل به حالتی گفته می شود که دو سیگنال با هم رقابت میکنند تا هر یک زودتر به خروجی تاثیر بگذارند.
الکترونیک
به عنوان مثال، یک دروازه And با دو ورودی که در یک ورودی با سیگنال A و در ورودی دیگر با سیگنال Á تغذیه می شود.در این تئوری خروجی هیچ وقت نباید یک شود.هر چند که، اگر تغییر در مقدار A از مقدار انتشار به ورودی دوم بیشتر طول بکشد، هنگامی که مقدار A از صفر به یک تغییر پیدا کند، در یک زمان کوتاه، هر دو ورودی در حالت یک قرار می گیرد و همچنین خروجی دروازه نیز مقدار یک می شود.
رایانه
وضعیت رقابتی در نرمافزار هنگامی ناشی می شود که پردازش های مختلفی به یک وضع مشترک بستگی داشته باشد. به عنوان مثال بگذارید دو رشته T۱ و T۲ را فرض کنیم.هر کدام مقدار سراسری i را می خواهند یک واحد اضافه کنند. به طور ایدهآل، مجموعه دستورهای زیر باید انجام شود:
- integer i=0 (حافظه)
- T۱ مقدار i را از حافظه خوانده و به Register۱ انتقال می دهد.
- T۱ مقدار i را که در Register۱ است، یک واحد اضافه می کند. Register1=1
- T۱ مقدار Register۱ را در حافظه ذخیره می کند. i=1
- T۲ مقدار i را از حافظه خوانده و به Register۲ انتقال می دهد.
- T۲ مقدار i را که در Register۲ است، یک واحد اضافه می کند. Register2=2
- T۲ مقدار Register۲ را در حافظه ذخیره می کند. i=2
- i=2
در حالت بالا همان طور که انتظار می رفت مقدار i مساوی ۲ است، با اینکه، اگر دو رشته به طور همزمان و بدون فقل کردن داده و همگام سازی اجرا شوند، خروجی دستور باید اشتباه شود که مجموعه دستورهای دیگر زیر این سناریو را نشان می دهد:
- integer i=0 (حافظه)
- T۱ مقدار i را از حافظه خوانده و به Register۱ انتقال می دهد.
- T۲ مقدار i را از حافظه خوانده و به Register۲ انتقال می دهد.
- T۱ مقدار i را که در Register۱ است، یک واحد اضافه می کند. Register1=1
- T۲ مقدار i را که در Register۲ است، یک واحد اضافه می کند. Register2=1
- T۱ مقدار Register۱ را در حافظه ذخیره می کند. i=1
- T۲ مقدار Register۲ را در حافظه ذخیره می کند. i=1
- i=1
مقدار نهایی i مساوی یک شده است به جای اینکه انتظار می رفت مساوی ۲ شود.