پیش‌نویس:اتصال منطقی سیمی

اتصال منطقی سیمی یک گیت منطقی است که جبر بولی را تنها با استفاده از اجزای غیرفعال مانند دیودها و مقاومت ها پیاده سازی می کند. یک اتصال منطقی سیمی می تواند یک گیت AND یا OR ایجاد کند. محدودیت‌ها عبارتند از عدم توانایی ایجاد گیت NOT ، عدم تقویت برای ارائه بازیابی سطح، و گرمایش اهمی ثابت آن برای اکثر منطق ها که به طور غیر مستقیم چگالی اجزا و سرعت را محدود می‌کند.

منطق سیمی با بهره‌برداری از امپدانس بالای خروجی‌های کلکتور باز (و انواع آن: امیتر باز، تخلیه باز، یا منبع باز) فقط با افزودن یک مقاومت بالاکش یا پایین‌کش به منبع ولتاژ کار می‌کند، یا می‌تواند برای فشار اعمال شود. خروجی ها را با استفاده از منطق دیود بکشید (با مضرات افت ولتاژ دیود ).

اتصال گیت AND سیمی فعال-بالا

بافرهای جمع کننده باز به صورت سیمی AND متصل می شوند.

اتصال سیمی AND شکلی از گیت AND است. هنگام استفاده از کلکتور باز یا خروجی‌های مشابه (که می‌توانند با نماد ⎐ در شماتیک شناسایی شوند)، سیم‌کشی AND فقط به یک مقاومت بالاکش روی سیم خروجی مشترک نیاز دارد. در این مثال 5 ولت HIGH (درست) و 0 ولت LOW (نادرست) در نظر گرفته می شود.

وقتی همه ورودی ها HIGH هستند، همگی امپدانس بالایی دارند و مقاومت بالاکش ولتاژ خروجی HIGH را می کشد، اما اگر هر ورودی LOW باشد، خروجی LOW را می کشد:

خروجی	ورودی
A AND B	B	A
LOW	LOW	HIGH
LOW	HIGH	LOW
LOW	LOW	LOW
HIGH	HIGH	HIGH

هنگام بار دار کردن ، خروجی HIGH با افت ولتاژ بالا کش کاهش می یابد، اگرچه خروجی LOW تقریباً 0 ولت است. اما اگر از منطق دیود استفاده شود، هر ورودی به یک دیود نیاز دارد و ولتاژ خروجی LOW علاوه بر ولتاژ پیشروی دیود افزایش می‌یابد. باید مراقب بود که خروجی همچنان در سطوح ولتاژ معتبر قرار داشته باشد.

اتصال گیت OR سیمی فعال-بالا

بافرهای امیتر باز به صورت سیمی OR متصل می شوند.

اتصال OR سیمی به صورت الکتریکی عملیات منطق بولی یک دروازه OR را با استفاده از امیتر باز یا ورودی های مشابه (که با نماد ⎏ در شماتیک مشخص می شود) انجام می دهد که به یک خروجی مشترک با یک مقاومت پایین کش متصل است.

وقتی همه ورودی ها LOW هستند، همگی امپدانس بالایی دارند و مقاومت پایین کش ولتاژ خروجی LOW را می کند، اما اگر یکی از ورودی ها HIGH باشد، خروجی را HIGH می کند:

خروجی	ورودی
A OR B	B	A
LOW	LOW	LOW
HIGH	HIGH	LOW
HIGH	LOW	HIGH
HIGH	HIGH	HIGH

هنگام بار دار کردن، خروجی LOW با افت ولتاژ پایین کش افزایش می‌یابد، اگرچه خروجی HIGH تقریباً ولتاژ تغذیه (5 ولت) است. اما اگر از منطق دیود استفاده شود، هر ورودی به یک دیود نیاز دارد و ولتاژ خروجی HIGH علاوه بر ولتاژ پیشروی دیود کاهش می‌یابد.

معکوس کردن سطح فعال

با استفاده از منطق فعال-پایین (یا منطق منفی) و اعمال قوانین دمورگان ، یک AND سیمی فعال-بالا را می توان به عنوان OR سیمی فعال-پایین در نظر گرفت (و یک OR سیمی فعال-بالا را می توان به عنوان AND سیمی فعال-پایین تلقی کرد).

سازگاری سیمی AND OR با استفاده از دیودها

</img>

AND سیمی در منطق دیودی.

</img>

[OR سیمی در منطق دیودی.

منطق دیود از یک دیود برای هر ورودی علاوه بر یک مقاومت بالاکش مشترک (برای AND سیمی) یا یک مقاومت پایین کش (برای OR با سیم) استفاده می کند. با این حال، هر مرحله از منطق دیود سطوح ولتاژ خروجی را کاهش می دهد. بنابراین بدون تقویت ، ولتاژ خروجی ممکن است با سطح منطق اولیه سازگار نباشد.

• Digital Techniques, Heathkit Educational Systems,1990
• Fundamental Physics, K.L Gomber and K.L Gogia,Pradeep Publications, 2005