میان‌راه ازمیان-سیلیکون

از ویکی‌پدیا، دانشنامهٔ آزاد
تی‌اس‌وی‌های مورد استفاده توسط دای دی‌رَم پشته‌شده در ترکیب با میانجی حافظهٔ پهنای‌باند بالا (HBM)

در مهندسی الکترونیک، یک میان‌راه ازمیان-سیلیکون (به انگلیسی: through-silicon via) (اختصاری تی‌اس‌وی) یا میان‌راه ازمیان-تراشه (به انگلیسی: through-chip via) یک اتصال‌دهنده الکتریکی عمودی (میان‌راه) است که به‌طور کامل ازمیان یک ویفر یا دای سیلیکونی عبور می‌کند. تی‌اس‌وی‌ها فنون میان‌هابند با کارایی-بالا هستند که به عنوان جایگزینی برای بندزنی سیمی و تراشه برگردان‌ها برای ایجاد بسته‌های سه‌بُعدی و مدارهای مجتمع سه‌بُعدی استفاده می‌شوند. در مقایسه با جایگزین‌هایی مانند بسته-روی- بسته، تراکم میان‌هابند و افزاره به‌طور چشمگیری بالاتر است و طول اتصالات کوتاه‌تر می‌شود.

طبقه‌بندی[ویرایش]

تجسم تی‌اس‌وی‌های میان‌راه-نخست، میان‌راه-میانی و میان‌راه-آخرین

بر اساس فرایند تولید، سه نوع مختلف تی‌اس‌وی وجود دارد: تی‌اس‌وی‌های میان‌راه-نخست قبل از الگوبرداری از اجزای منفرد (ترانزیستورها، خازن‌ها، مقاومت‌ها و غیره) (مرحله پیشین خط (اف‌ئی‌اوال)) برساخته می‌شوند، تی‌اس‌وی‌های میان‌راه-میانی پس از الگوبرداری تک تک اجزا، اما قبل از لایه‌های فلزی (مرحله پسین خط (بی‌ئی‌ال‌او)) برساخته می‌شوند و تی‌اس‌وی‌های میان‌راه-آخرین پس از (یا در طول) فرایند بی‌ئی‌ال‌او برساخته می‌شوند.[۱][۲] تی‌اس‌وی‌های میان‌راه-میانی در حال حاضر یک گزینه محبوب برای آی‌سی‌های ۳بعدی پیشرفته و همچنین برای پشته‌های میان‌نهادنده هستند.[۲][۳]

تی‌اس‌وی‌ها از طریق مرحله پیشین خط (اف‌ئی‌اوال) باید در مراحل ئی‌دی‌ای و ساخت به دقت در نظر گرفته شوند. این به این دلیل است که تی‌اس‌وی‌ها تنش حرارتی-مکانیکی را در لایه اف‌ئی‌اوال القا می‌کنند و در نتیجه بر رفتار ترانزیستور تأثیر می‌گذارند.[۴]

کاربردها[ویرایش]

حسگرهای تصویر[ویرایش]

حسگرهای تصویر سیماس (CIS) جزو اولین کاربردهایی بودند که تی‌اس‌وی(ها) را در تولید حجمی به کار گرفتند. در کاربردهای اولیه سی‌آی‌اس، تی‌اس‌وی‌ها در قسمت‌پشتی ویفر حسگر تصویر برای ایجاد میان‌هابندها، حذف پیوندهای سیمی، و امکان کاهش ضریب شکل و میان‌هابندها با چگالی بالاتر شکل می‌گرفتند. پشته‌سازی تراشه تنها با ظهور سی‌آی‌اس با روشنایی پشتی (BSI) به وجود آمد و شامل تغییر ترتیب لنز، مدار و فتودیود از روشنایی-جلویی سنتی بود، به طوری که نوری که از لنز عبور می‌کند ابتدا به دیود نوری و سپس مدارات برخورد کند. این کار با چرخاندن ویفر فوتودیود، نازک‌سازی قسمت‌پشتی و سپس چسباندن آن در بالای لایه بازخوانی با استفاده از یک پیوند اکسیدی مستقیم، با تی‌اس‌وی‌ها به صورت میان‌هابندها در اطراف انجام شد.[۵]

بسته‌های سه‌بُعدی[ویرایش]

یک بسته سه بعدی (سامانه در یک بسته، تراشه پشته‌ای ام‌سی‌ام، و غیره) شامل دو یا چند تراشه (مدارهای مجتمع) است که به صورت عمودی روی هم چیده شده‌اند تا فضای کمتری اشغال کنند و/یا اتصال‌دهندگی بیشتری داشته باشند. یک نوع جایگزین از بسته سه‌بُعدی را می‌توان در فناوری بسته‌بندی جا سیلیکونی IBM یافت، که در آن آی سی‌ها روی هم چیده نمی‌شوند، اما یک زیرلایه حامل حاوی تی‌اس‌وی برای اتصال چندین آی سی به یکدیگر در یک بسته استفاده می‌شود. در اکثر بسته‌های سه بعدی، تراشه‌های پشته‌شده در امتداد لبه‌های خود به هم متصل می‌شوند. این سیم‌کشی لبه‌ای کمی طول و عرض بسته را افزایش می‌دهد و معمولاً به یک لایه «میان‌نهادنده» اضافی بین تراشه‌ها نیاز دارد. در برخی بسته‌های سه بعدی جدید، تی‌اس‌وی‌ها با ایجاد اتصالات عمودی از طریق بدنه تراشه‌ها، سیم‌کشی لبه‌ای را جایگزین می‌کنند. بسته به دست آمده طول یا عرض اضافه‌ای ندارد. از آنجایی که نیازی به میان‌نهادنده نیست، یک بسته تی‌اس‌وی سه بُعدی نیز می‌تواند مسطح‌تر از بسته‌های سه بعدی سیم‌دار-لبه‌ای باشد. این فنّ تی‌اس‌وی گاهی به عنوان تی‌اس‌اس (به انگلیسی: Through-Silicon Stacking) نیز شناخته می‌شود

مدارهای مجتمع ۳بعدی[ویرایش]

مدار مجتمع سه‌بُعدی (آی‌سی سه‌بُعدی) یک مدار مجتمع تکی است که با چیدن ویفرها و/یا دایهای سیلیکونی و اتصال عمودی آنها به یکدیگر ساخته می‌شود تا مانند یک افزاره واحد عمل کنند. با استفاده از فناوری تی‌اس‌وی، آی‌سی‌های سه بعدی می‌توانند مقدار زیادی از عملکرد را در یک «ردپایه» کوچک قرار دهند. افزاره‌های مختلف در این پشته ممکن است ناهمگن باشند، به عنوان مثال ترکیب مدار منطقی سیماس، دی‌رَم و مواد III-V در یک آی‌سی تک. علاوه بر این، مسیرهای الکتریکی حیاتی از طریق افزاره را می‌توان به شدت کوتاه کرد که منجر به عملکرد سریعتر می‌شود. استاندارد حافظه دی‌رَمدی‌رَم سه بعدی با ورودی/خروجی پهن (جدک JESD229) شامل تی‌اس‌وی در طراحی می‌شود.[۶]

تاریخ[ویرایش]

خاستگاه مفهوم تی‌اس‌وی را می‌توان به حق اختراع ویلیام شاکلی «ویفر نیم‌رسانشی و روش ساخت یکسان» جستجو کرد که در سال ۱۹۵۸ ثبت شد و در سال ۱۹۶۲ اعطا شد،[۷][۸] که توسط محققان آی‌بی‌ام مرلین اسمیت و امانوئل استرن با حق اختراع خود «روش‌های ایجاد میان-اتصالات در ویفرهای نیم‌رسانا» در سال ۱۹۶۴ ثبت شد و در سال ۱۹۶۷ اعطا شد،[۹][۱۰] دومی روشی را برای زُدایش یک سوراخ ازمیان سیلیکون توصیف می‌کند، توسعه داده شد.[۱۱] تی‌اس‌وی در ابتدا برای یکپارچه‌سازی سه بعدی طراحی نشده بود، اما اولین تراشه‌های سه بعدی مبتنی بر تی‌اس‌وی بعداً در دهه ۱۹۸۰ اختراع شدند.[۱۲]

اولین تراشه‌های پشته‌شده مدار مجتمع سه بعدی (آی‌سی سه‌بُعدی) برساخته با فرایند تی‌اس‌وی در دهه ۱۹۸۰ ژاپن اختراع شد. هیتاچی در سال ۱۹۸۳ یک حق‌اختراع ژاپنی به ثبت رساند و پس از آن فوجیتسو در سال ۱۹۸۴ ثبت کرد. در سال ۱۹۸۶، فوجیتسو یک حق اختراع ژاپنی را ثبت کرد که در آن ساختار تراشه پشته‌شده با استفاده از تی‌اس‌وی توضیح داده شد.[۱۳] در سال ۱۹۸۹، میتسوماسا کویوناگی از دانشگاه توهوکو، پیشگام فنّ پیوندزنی ویفر-به-ویفر با تی‌اس‌وی بود که از آن برای برساخت یک تراشه ال‌اس‌آی سه بعدی در سال ۱۹۸۹ استفاده کرد.[۱۴][۱۵][۱۶] در سال ۱۹۹۹، انجمن فناوری‌های الکترونیک اَبَر-پیشرفته (ASET) در ژاپن شروع به تأمین مالی توسعه تراشه‌های آی سی سه بعدی با استفاده از فناوری تی‌اس‌وی کرد که پروژه «تحقیق و توسعه در فناوری یکپارچه‌سازی سامانه الکترونیکی با چگالی بالا» نامیده می‌شود.[۱۴][۱۷] گروه کویوناگی در دانشگاه توهوکو از فناوری تی‌اس‌وی برای برساخت یک تراشه حسگر تصویر پشته‌شده سه‌لایه در سال ۱۹۹۹، یک تراشه حافظه سه‌لایه در سال ۲۰۰۰، یک تراشه شبکیه مصنوعی سه‌لایه در سال ۲۰۰۱، یک ریزپردازنده سه‌لایه در سال ۲۰۰۲ و یک تراشه حافظه ده‌لایه در سال ۲۰۰۵، استفاده کرد.[۱۵]

روش میان‌راه میان‌تراشه‌ای (ICV) در سال ۱۹۹۷ توسط یک تیم تحقیقاتی فراونهوفر – زیمنس شامل پیتر رام، دی. بولمان، آر. براون، آر. بوشنر، یو. کائو مین، مانفرد انگلهارت و آرمین کلمپ توسعه یافت.[۱۸] این نوعی از فرایند تی‌اس‌وی بود و بعدها فناوری اس‌ال‌آی‌دی (فناوری میان-پخشی مایع جامد) نامیده شد.[۱۹]

اصطلاح «میان‌راه ازمیان‌سیلیکون» (تی‌اس‌وی) توسط محققان ترو-اس‌آی تکنولوجیس سرگئی ساواستیوک، اُو سینیگوین و ئی کورچینسکی ابداع شد که در سال ۲۰۰۰ یک روش تی‌اس‌وی را برای راه‌حل بسته‌بندی در سطح ویفر (WLP) سه بعدی ارائه کردند.[۲۰]

حسگرهای تصویری سیماس با استفاده از تی‌اس‌وی توسط شرکت‌هایی از جمله توشیبا، آپتینا و اس‌تی‌میکروالکترونیکس طی سال‌های 2007 – ۲۰۰۸ تجاری شدند و توشیبا نام فناوری آنها را «میان‌راه ازمیان‌سیلیکون» (تی‌اس‌وی) گذاشت. حافظه دسترسی-تصادفی (RAM) پشته‌شدهٔ سه‌بعدی توسط الپیدا مموری تجاری‌سازی شد که اولین تراشه دی‌رَم ۸ گیگابایتی (همراه با چهار دای اس‌دی‌رَم دی‌دی‌آر۳ پشته‌شده) را در سپتامبر ۲۰۰۹ توسعه داد، و آن را در ژوئن ۲۰۱۱ منتشر کرد. تی‌اس‌ام‌سی برنامه‌های خود را برای تولید آی‌سی سه‌بعدی با فناوری تی‌اس‌وی در ژانویه ۲۰۱۰ اعلام کرد.[۲۱] در سال ۲۰۱۱، اس‌کی هاینیکس ۱۶ گیگابایتی اس‌دی‌رَم دی‌دی‌آر۳ (کلاس ۴۰ نانومتری) با استفاده از فناوری تی‌اس‌وی را معرفی کرد،[۲۲] سامسونگ الکترونیکس دی‌دی‌آر۳ ۳۲ گیگابایتی پشته‌شده ۳بُعدی (کلاس ۳۰ نانومتر) را بر اساس تی‌اس‌وی در ماه سپتامبر معرفی کرد و سپس سامسونگ و میکرون تکنولوژی فناوری مکعب حافظه ترکیبی (HMC) مبتنی‌بر تی‌اس‌وی را در ماه اکتبر اعلام کردند.[۲۳] اس‌کی هاینیکس اولین تراشه حافظه با پهنای‌باند بالا (HBM) را بر اساس فناوری تی‌اس‌وی در سال ۲۰۱۳ تولید کرد.[۲۴] فناوری میان‌راه میانی توسط ایمک تحت نظر اریک بین توسعه داده شد. میان‌راه میانی بهترین بده‌بستان را از نظر هزینه و تراکم میان‌هابند ارائه کرد. این کار توسط کوالکام پشتیبانی شد، و سپس ان‌ویدیا، زیلینک و آلترا، که به دنبال راه‌هایی برای شکست دادن اینتل در بازی خود - افزایش حافظه روی تراشه بودند، اما درآن زمان با پشته‌سازی، به جای مقیاس‌بندی.

منابع[ویرایش]

  1. ↑ 2009 International Technology Roadmap for Semiconductors (ITRS). 5 September 2009. pp. 4–5.
  2. ↑ ۲٫۰ ۲٫۱ Knechtel, Johann; Sinanoglu, Ozgur; Elfadel, Ibrahim (Abe) M.; Lienig, Jens; Sze, Cliff C. N. (2017). "Large-Scale 3D Chips: Challenges and Solutions for Design Automation, Testing, and Trustworthy Integration". IPSJ Transactions on System LSI Design Methodology. 10: 45–62. doi:10.2197/ipsjtsldm.10.45.
  3. ↑ Beyne, Eric (June 2016). "The 3-D Interconnect Technology Landscape". IEEE Design & Test. 33 (3): 8–20. doi:10.1109/mdat.2016.2544837.
  4. ↑ Lim, Sung Kyu (2013). Design for High Performance, Low Power, and Reliable 3D Integrated Circuits. doi:10.1007/978-1-4419-9542-1. ISBN 978-1-4419-9541-4.
  5. ↑ von Trapp, Francoise (2014-09-15). "The Future of Image Sensors is Chip Stacking". 3D InCites.
  6. ↑ Desjardins, E. "JEDEC Publishes Breakthrough Standard for Wide I/O Mobile DRAM". JEDEC. Retrieved 1 December 2014.
  7. ↑ von Trapp, Francoise (2010-04-24). "Who Invented the TSV and When?". 3D InCites.
  8. ↑ U.S. Patent ۳٬۰۴۴٬۹۰۹
  9. ↑ Kada, Morihiro (2015). "Research and Development History of Three-Dimensional Integration Technology". Three-Dimensional Integration of Semiconductors. pp. 1–23. doi:10.1007/978-3-319-18675-7_1. ISBN 978-3-319-18674-0.
  10. ↑ U.S. Patent ۳٬۳۴۳٬۲۵۶
  11. ↑ Pavlidis, Vasilis F.; Savidis, Ioannis; Friedman, Eby G. (2017). Three-Dimensional Integrated Circuit Design. Newnes. p. 68. ISBN 978-0-12-410484-6.
  12. ↑ Lau, John H. (2010). Reliability of RoHS-Compliant 2D and 3D IC Interconnects. McGraw Hill Professional. p. 1. ISBN 978-0-07-175380-7. TSV is the heart of 3-D IC/Si integration and is a more-than-26-year-old technology. Even the TSV (for electrical feed-through) was invented by William Shockley in 1962 (the patent was filed on October 23, 1958), but it was not originally designed for 3-D integration.
  13. ↑ Kada, Morihiro (2015). "Research and Development History of Three-Dimensional Integration Technology". Three-Dimensional Integration of Semiconductors: Processing, Materials, and Applications. Springer. pp. 8–9. ISBN 978-3-319-18675-7.
  14. ↑ ۱۴٫۰ ۱۴٫۱ {{cite book}}: Empty citation (help)
  15. ↑ ۱۵٫۰ ۱۵٫۱ Fukushima, T.; Tanaka, T.; Koyanagi, Mitsumasa (2007). "Thermal Issues of 3D ICs" (PDF). SEMATECH. Tohoku University. Archived from the original (PDF) on 16 May 2017. Retrieved 16 May 2017.
  16. ↑ Tanaka, Tetsu; Lee, Kang Wook; Fukushima, Takafumi; Koyanagi, Mitsumasa (2011). 3D Integration Technology and Heterogeneous Integration (Report). S2CID 62780117.
  17. ↑ Takahashi, Kenji; Tanida, Kazumasa (2011). "Vertical Interconnection by ASET". Handbook of 3D Integration. Vol. 1: Technology and Applications of 3D Integrated Circuits. John Wiley & Sons. p. 339. ISBN 978-3-527-62306-8.
  18. ↑ Ramm, P.; Bollmann, D.; Braun, R.; Buchner, R.; Cao-Minh, U.; Engelhardt, M.; Errmann, G.; Graßl, T.; Hieber, K. (November 1997). "Three dimensional metallization for vertically integrated circuits". Microelectronic Engineering. 37–38: 39–47. doi:10.1016/S0167-9317(97)00092-0. {{cite journal}}: Unknown parameter |displayauthors= ignored (|display-authors= suggested) (help)
  19. ↑ Macchiolo, A.; Andricek, L.; Moser, H. G.; Nisius, R.; Richter, R. H.; Weigell, P. (1 January 2012). "SLID-ICV Vertical Integration Technology for the ATLAS Pixel Upgrades". Physics Procedia. 37: 1009–1015. arXiv:1202.6497. Bibcode:2012PhPro..37.1009M. doi:10.1016/j.phpro.2012.02.444.
  20. ↑ Savastionk, S.; Siniaguine, O.; Korczynski, E. (2000). "Thru-silicon vias for 3D WLP". Proceedings International Symposium on Advanced Packaging Materials Processes, Properties and Interfaces (Cat. No.00TH8507). pp. 206–207. doi:10.1109/ISAPM.2000.869271. ISBN 0-930815-59-9. S2CID 110397071.
  21. ↑ Kada, Morihiro (2015). "Research and Development History of Three-Dimensional Integration Technology". Three-Dimensional Integration of Semiconductors: Processing, Materials, and Applications. Springer. pp. 15–8. ISBN 978-3-319-18675-7.
  22. ↑ "History: 2010s". SK Hynix. Archived from the original on 17 May 2021. Retrieved 19 July 2019.
  23. ↑ {{cite book}}: Empty citation (help)
  24. ↑ "History: 2010s". SK Hynix. Archived from the original on 17 May 2021. Retrieved 19 July 2019.

پیوند به بیرون[ویرایش]

برگرفته از «https://fa.wikipedia.org/w/index.php?title=میان‌راه_ازمیان-سیلیکون&oldid=39357330»