پرش به محتوا

هدایت زیرآستانه

از ویکی‌پدیا، دانشنامهٔ آزاد
پرونده:FET subthreshold leakage.png
نشتی زیر آستانه در اِن‌فت

هدایت زیرآستانه یا نشت زیرآستانه یا جریان درین زیرآستانه جریانی بین سورس و درین یک ماسفت است هنگامی که ترانزیستور در ناحیه زیرآستانه یا ناحیه وارونگی ضعف قرار دارد، یعنی برای ولتاژهای گیت به سورس زیر ولتاژ آستانه.[۱]

مقدار هدایت زیرآستانه در یک ترانزیستور با ولتاژ آستانه آن تنظیم می شود، که حداقل ولتاژ گیت مورد نیاز برای تغییروضعیت افزاره بین حالت های روشن و خاموش است. با این حال، از آنجایی که جریان درین در یک افزاره ماس به طور نمایی با ولتاژ گیت تغییر می‌کند، با رسیدن به ولتاژ آستانه، رسانش بلافاصله صفر نمی‌شود. بلکه به نشان دادن یک رفتار نمایی با توجه به ولتاژ گیت زیرآستانه ادامه می دهد. هنگامی که برحسب ولتاژ گیت اعمال شده رسم می شود، این جریان درین زیرآستانه شیب خطی-لگاریتمی را نشان می دهد که به عنوان شیب زیرآستانه تعریف می شود. شیب زیرآستانه به عنوان شاخصی برای بازدهی کلیدزنی ترانزیستور استفاده می شود.[۲]

در توزیع بولتزمن، برخی از الکترون‌ها هنوز انرژی کافی برای عبور از درین به سورس دارند: یک جریان زیرآستانه کوچکی جریان دارد که به صورت نمایی با ولتاژ گیت-سورس تغییر می‌کند و تقریباً با این رابطه تعریف می‌شود:[۳][۴] در اینجا جریان درین در است ظرفیت ناحیه تخلیه و ظرفیت لایه گیت-اکسید است.

در مدارهای دیجیتالی، هدایت زیرآستانه به‌طور کلی به عنوان نشتی مزاحم در وضعیتی که از نظر ایده‌آل هیچ جریان نخواهد داشت. از طرف دیگر، در مدارهای آنالوگ ریزتوان، وارونگی ضعیف یک ناحیه عملیاتی کارآمد است و زیرآستانه یک حالت ترانزیستور مفید است که در محدوده آن عملکردهای مداری طراحی شده‌است.[۵]

در گذشته، هدایت زیرآستانه ترانزیستورها معمولاً در حالت خاموش بسیار کوچک بوده‌است، زیرا ولتاژ گیت می‌تواند به‌طور قابل توجهی زیرآستانه باشد. اما از آنجا که ولتاژها با اندازه ترانزیستور کاهش می‌یابد، هدایت زیرآستانه به یک عامل بزرگتر تبدیل شده‌است. در واقع، نشتی از همه منابع افزایش یافته‌است: برای تولید فناوری با ولتاژ آستانه ۰٫۲ ولت، نشتی می‌تواند از ۵۰٪ کل مصرف توان فراتر رود.[۶]

دلیل اهمیت روزافزون هدایت زیرآستانه این است که ولتاژ منبع تغذیه به‌طور مداوم کاهش یافته‌است، هم برای کاهش توان مصرفی پویای مدارهای مجتمع (توانی که هنگام کلیدزنی ترانزیستور از حالت روشن به حالت خاموش مصرف شده، که به مربع ولتاژ منبع تغذیه وابسته است) و برای حفظ قابلیت اطمینان قطعه، میدان‌های برقی را در دستگاه‌های کوچک کم نگه دارید. مقدار هدایت زیر سطح آستانه توسط ولتاژ آستانه تعیین می‌شود، که بین زمین و ولتاژ منبع تغذیه قرار دارد، و بنابراین باید تنها با ولتاژ منبع کاهش یابد. این بدان معناست که کاهش کمتر ولتاژ تاب خوردن (سوینگ) گیت زیرآستانه به نوبه خود قطعه را خاموش، و به عنوان هدایت زیرآستانه تغیراتی نمایی با ولتاژ گیت دارد (نگاه کنید به ماسفت:حالت قطع)، با کوچکتر شدن اندازه ماسفت، بیشتر و بیشتر می‌شود.[۶][۶]

هدایت زیرآستانه تنها یکی از مولفه‌های نشتی است: سایر مولفه‌های نشتی که بسته به نوع طراحی قطعه می‌توانند تقریباً هم اندازه آن باشند عبارتند از: نشتی اکسید گیت و نشتی پیوند.[۷] شناخت منابع نشتی و راه حل‌های لازم برای مقابله با تأثیر نشتی، برای اکثر طراحان مدار و سیستم مورد نیاز خواهد بود.[۸]

جستارهای وابسته[ویرایش]

منابع[ویرایش]

  1. Tsividis, Yannis (1999). -9780073032313/page/99 Operation and Modeling of the MOS Transistor (2 ed.). New York: McGraw-Hill. p. -9780073032313/page/99 99. ISBN 0-07-065523-5. {{cite book}}: Check |url= value (help)
  2. Physics of Semiconductor Devices, S. M. Sze. New York: Wiley, 3rd ed., with Kwok K. Ng, 2007, chapter 6.2.4, p. 315, شابک ‎۹۷۸−۰−۴۷۱−۱۴۳۲۳−۹.
  3. PR Gray, PJ Hurst, SH Lewis, and RG Meyer. Wiley (ed.). Analysis and Design of Analog Integrated Circuits (Fourth Edition ed.). p. 66–67. ISBN 0-471-32168-0. {{cite book}}: |edition= has extra text (help); Unknown parameter |anno= ignored (|date= suggested) (help); Unknown parameter |city= ignored (|location= suggested) (help)نگهداری یادکرد:نام‌های متعدد:فهرست نویسندگان (link)
  4. P. R. van der Meer, A. van Staveren, A. H. M. van Roermund (2004). Low-Power Deep Sub-Micron CMOS Logic: Subthreshold Current Reduction. Springer. p. 78. ISBN 1-4020-2848-2. {{cite book}}: Unknown parameter |city= ignored (|location= suggested) (help)نگهداری یادکرد:نام‌های متعدد:فهرست نویسندگان (link)
  5. Vittoz, Eric A. (1996). "The Fundamentals of Analog Micropower Design". In Toumazou, Chris; Battersby, Nicholas C.; Porta, Sonia (eds.). Circuits and systems tutorials. John Wiley and Sons. pp. 365–372. ISBN 978-0-7803-1170-1.
  6. ۶٫۰ ۶٫۱ ۶٫۲ Roy, Kaushik; Yeo, Kiat Seng (2004). Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. Fig. 2.1, p. 44. ISBN 0-07-143786-X. {{cite book}}: Unknown parameter |nopp= ignored (|no-pp= suggested) (help)
  7. Soudris, Dimitrios; Piguet, Christian; Goutis, Costas, eds. (2002). Designing CMOS Circuits for Low Power. Springer. ISBN 1-4020-7234-1.
  8. l-Hashimi, Bashir M. A, ed. (2006). System on a Chip: Next Generation Electronics. Institution of Engineering and Technology. p. 429. ISBN 0-86341-552-0.

برای مطالعهٔ بیشتر[ویرایش]