مجموعه دستورالعمل

در علوم کامپیوتر، یک معماری مجموعه ی دستورالعمل (instruction set architecture (ISA))، نوعی مدل انتزاعی از یک کامپیوتر است که به آن معماری یا معماری کامپیوتر نیز می گویند. نمود یک ISA، مثلاً یک واحد پردازش مرکزی، پیاده سازی( implementation) نام دارد.
به طور کلی یک ISA، بیانگر انواع داده ی مورد پشتیبانی، رجیسترها، پشتیبانی سخت افزاری برای مدیریت حافظه اصلی، ویژگی‌های اساسی (همچون پایداری حافظه، حالت های آدرس دهی، حافظه ی مجازی) و مدل ورودی/خروجی خانواده ای از پیاده سازی های ISA مورد نظر است.
یک ISA، رفتار کد ماشین را که روی پیاده سازی های آن ISA اجرا می‌شود، مشخص می کند، به گونه‌ای که وابستگی به مشخصات آن پیاده‌سازی نداشته باشد و بدین طریق موجب  سازگاری باینری (binary compatibility) بین پیاده سازی ها می شود. این امر امکان پیاده سازی های متعدد از یک ISA که از لحاظ عملکرد، اندازه فیزیکی، و قیمت تفاوت دارند، ولی می توانند کد ماشین یکسانی را اجرا کنند فراهم می آورد، به گونه ای که می توان یک ماشین با عملکرد پایین و قیمت پایین را، با یک ماشین با قیمت بالاتر و عملکرد بالاتر، بدون نیاز به تعویض نرم افزار جایگزین کرد. همچنین، این قابلیت باعث تکامل ریز معماری های پیاده سازی های این ISA می شود، به نحوی که، یک پیاده سازی جدیدتر با کارایی بالاتر از یک ISA، بتواند نرم افزاری را اجرا کند که روی نسل‌های پیشین پیاده‌ سازی کار می کند.
اگر یک سیستم عامل، یک رابط باینری اپلیکیشن(application binary interface) استاندارد و سازگار را برای یک ISA خاص حفظ کند، آنگاه کد ماشین برای آن ISA و سیستم عامل، روی پیاده سازی های بعدی آن در آینده و نسخه های جدیدتر آن سیستم عامل اجرا خواهد شد. با این وجود، اگر یک ISA، اجرای چندین سیستم عامل را پشتیبانی کند، این تضمین وجود ندارد که کد ماشین برای یک سیستم عامل، روی سیستم عامل دیگر اجرا شود، مگر اینکه سیستم عامل اول از اجرای کد ماشین ساخته شده برای سیستم عامل دیگر پشتیبانی کند.
یک ISA را می توان با اضافه کردن دستورالعمل ها یا سایر قابلیت ها و یا اضافه کردن پشتیبانی برای آدرس ها و مقادیر داده ی بزرگتر، بسط داد. در این حالت یک پیاده سازی از ISA های بسط یافته را کماکان می‌توان برای اجرای کد ماشین برای نسخه‌هایی از همان ISA بدون بسط های ذکر شده، استفاده کرد. کد های ماشینی که از این بسط ها استفاده می کنند، فقط روی پیاده سازی هایی اجرا می شوند که از این بسط ها پشتیبانی کنند.
این قابلیت های فراهم کردن سازگاری باینری، باعث شده است که ISA ها، یکی از اساسی ترین فرم های انتزاعی در رایانش باشند.

مرور

معماری مجموعه دستورالعمل را باید از ریز معماری(microarchitecture) افتراق داد. ریز معماری، مجموعه ای از تکنیک های طراحی پردازنده است که در یک پردازنده خاص برای پیاده سازی مجموعه ی دستورالعمل استفاده می شود. پردازنده هایی با ریز معماری های متفاوت می توانند یک مجموعه دستورالعمل مشترک داشته باشند. برای مثال، اینتل پنتیوم و Advanced Micro Devices Athlon تقریباً نسخه‌های مشابهی از مجموعه دستورالعمل x86 را پیاده سازی می کنند، اما دارای طراحی داخلی کاملا متفاوتی هستند.

طبقه بندی ISA

یک  ISA را می‌توان به شیوه‌های مختلفی طبقه‌بندی کرد. یک روش طبقه بندی معمول بر مبنای پیچیدگی معماری است. یک کامپیوتر با مجموعه دستورالعمل پیچیده ( complex instruction set computer) دارای دستورالعمل های اختصاصی بسیاری است، که برخی از آن ها ممکن است به ندرت در برنامه های عملی استفاده شوند. یک کامپیوتر با مجموعه دستورالعمل کاهش یافته ( reduced instruction set computer)، با پیاده سازی کارامد صرف دستورالعمل هایی که به طور مکرر در برنامه ها استفاده می شوند، پردازنده را ساده می کند، در عین حال، عملیات کمتر رایج، از طریق ساب روتین ها پیاده سازی می شوند، که در نتیجه، افزایش زمان اجرای پردازنده، با استفاده خیلی کم از این عملیات جبران می شود.

سایر انواع ISA، عبارتند از: معماری های کلمه دستورالعمل بسیار بلند ( very long instruction word) و معماری های بسیار مشابه آن نظیر، کلمه دستورالعمل بلند ( long instruction word)  و معماری های دستورالعمل واضحا موازی(explicitly parallel instruction computing). هدف از این معماری ها بهره گیری از موازی گرایی سطح-دستورالعمل با استفاده از سخت افزار کمتر در مقایسه با RISC و CISC است. این معماری ها برای دستیابی به این هدف، کامپایلر را مسئول مشکلات دستورالعمل و زمان بندی می کنند.
معماری هایی با پیچیدگی‌های حتی کمتر مورد مطالعه قرار گرفته اند، نظیر: کامپیوتر با مجموعه دستورالعمل حداقلی ( minimal instruction set computer)  و کامپیوتر با یک مجموعه دستورالعمل (one instruction set computer). این موارد از لحاظ تئوری اهمیت دارند اما استفاده تجاری نداشته اند.

دستورالعمل ها

زبان ماشین از عبارت ها یا دستورالعمل های گسسته تشکیل شده است. در معماری پردازش، یک دستورالعمل ممکن است حاوی:

• آپ کد (opcode) ، دستورالعملی که قرار است اجرا شود (مثلاً جمع، کپی، تست)
  
• هر گونه عملوند آشکار :
  

رجیستر ها

مقادیر ثابت/ لیترال

حالت های آدرس‌دهی مورد استفاده برای دسترسی به حافظه باشند.

با ترکیب کردن این دستورالعمل های ساده، که به طور متوالی اجرا می شوند، یا هدایت توسط دستورالعملهای جریان کنترل، عملیات پیچیده تری تولید می شوند.

انواع دستورالعمل

مثال هایی از عملیاتی که در  بسیاری از مجموعه های دستورالعمل مرسوم هستند عبارتند از:

مدیریت داده و عملیات حافظه

• ست کردن یک رجیستر به یک مقدار ثابت
  
• کپی کردن داده از یک مکان حافظه یا یک رجیستر به یک مکان حافظه یا یک رجیستر دیگر (یک دستورالعمل ماشین معمولاً move نام دارد، با این حال این اصطلاح گمراه کننده است). برای ذخیره کردن محتوای یک رجیستر، نتیجه ی یک محاسبه، یا استخراج داده ی ذخیره شده برای انجام یک محاسبه بعدی روی آن استفاده می شود. این ها معمولاً عملیات بارگذاری و ذخیره سازی ( load and store) نام دارند.
  
• خواندن و نوشتن داده از ابزارهای سخت افزاری

عملیات محاسباتی و منطقی

• این عملیات، مقادیر دو رجیستر را جمع، تفریق، ضرب، یا تقسیم می کنند و مقدار حاصل را در یک رجیستر قرار می دهند، و احتمالاً یک یا بیش از یک کد شرطی را در یک رجیستر وضعیت ست می کنند.
  
  • افزایش مقدار یا کاهش مقدار در برخی ISA ها، که موجب حذف استخراج عملوند در موارد جزئی می شود.
    
• عملیات بیت به بیت را انجام می دهند، مثلاً بیت های متناظر  را در یک جفت رجیستر با یکدیگر AND یا OR می کنند یا اینکه مکمل هر بیت در یک رجیستر را به دست می آورند.
  
• دو مقدار را در رجیسترها با هم مقایسه می‌کنند (برای مثال، برای اینکه بدانند آیا یکی کوچکتر است یا با هم برابرند).
  
• دستورالعمل های ممیز-شناور برای انجام محاسبات روی اعداد اعشاری

عملیات جریان کنترل

• انشعاب به مکان دیگری در برنامه و اجرای دستورالعمل ها در آنجا.
  
• انشعاب شرطی به مکان دیگر، اگر یک شرط خاص برقرار شود.
• انشعاب غیر مستقیم به مکان دیگر.
  
• فراخوانی قطعه دیگری از کد و در عین حال ذخیره کردن مکان دستورالعمل بعدی برای بازگشت بعدی به همان جا.

دستورالعمل های پردازنده های فرعی

• بارگذاری/ذخیره کردن داده از یک پردازنده فرعی و یا در یک پردازنده فرعی یا معاوضه با رجیسترهای پردازنده اصلی.
  
• انجام عملیات پردازنده فرعی
  

دستورالعمل های پیچیده

پردازنده ها ممکن است در مجموعه ی دستورالعمل خود دارای دستورالعمل های پیچیده ای باشند. یک دستورالعمل پیچیده ممکن است کاری را انجام دهد که نیاز به دستورالعمل های متعددی روی سایر کامپیوترها است. مشخصه چنین دستورالعمل‌هایی این است که حاوی مراحل متعددی هستند، واحدهای عملکردی متعددی را کنترل می کنند، و یا اینکه در مقایسه با حجم دستورالعمل های ساده ای که توسط پردازنده ی مورد نظر  پیاده سازی می شوند، مقیاس بزرگ تری دارند. برخی مثالهای دستورالعمل های پیچیده عبارتند از:
انتقال چندین رجیستر به حافظه یا از حافظه (مخصوصاً پشته) به صورت یکجا.
انتقال بلاک های بزرگ از حافظه (مثلاً، کپی کردن رشته یا انتقال از طریق دسترسی مستقیم به حافظه)
محاسبات پیچیده روی اعداد صحیح یا اعداد اعشاری (جذر یا توابع متعالی نظیر: لگاریتم، سینوس، کسینوس، و ...)
دستورالعمل های نوع یک-دستورالعمل-چندین-داده( Single instruction, multiple data): یک دستورالعمل یک عملیات را روی مقادیر همگن بسیاری، به صورت موازی، و معمولاً در رجیستر های اختصاصی SIMD انجام می دهد.
انجام یک دستورالعمل اتمیک "تست و ست" یا سایر دستورالعمل های اتمیک خواندن-تغییر-نوشتن.
دستورالعمل هایی که عملیاتی را در ALU با یک عملوند از حافظه و نه از یک رجیستر انجام می دهند.

دستورالعمل های پیچیده، در مجموعه های دستورالعمل CISC، در مقایسه با مجموعه‌های دستورالعمل RISC، بیشتر هستند، اما مجموعه های دستورالعمل RISC نیز ممکن است حاوی آنها باشند. مجموعه های دستورالعمل RISC، به طور کلی، حاوی عملیات ALU با عملگر های حافظه یا دستورالعمل هایی برای انتقال بلوک های بزرگ از حافظه نیستند، با این حال، اکثر مجموعه دستورالعمل های RISC، حاوی دستورالعمل های SIMD یا برداری هستند که عملیات محاسباتی مشابهی را روی قطعات متعددی از داده به صورت همزمان انجام می دهند. دستورالعمل های SIMD، این قابلیت را دارند که بردارهای بزرگ و ماتریس ها را در حداقل زمان دستکاری کنند. دستورالعمل های SIMD، قابلیت موازی سازی آسان را برای الگوریتم هایی که به طور معمول در پردازش صدا، تصویر، و ویدئو یافت می شوند، فراهم می کنند. پیاده سازی های متنوعی از SIMD تحت عناوین تجاری مثلاً MMX ، 3DNow! و AltiVec وارد بازار شده اند.

کدگذاری دستورالعمل

یک دستورالعمل ممکن است حاوی چندین قسمت باشد که مشخص کننده عملیات منطقی است و همچنین حاوی آدرس های منبع و مقصد و مقادیر ثابت هست. در اینجا دستورالعمل میپس "Add Immediate" نشان داده شده است که امکان انتخاب رجیسترهای منبع و مقصد و همچنین جا دادن یک مقدار ثابت را فراهم می کند.

در معماری های قدیمی، یک دستورالعمل حاوی یک آپ کد است که عملیاتی را که باید انجام گیرد، مثلا اضافه کردن محتویات حافظه به رجیستر مشخص می کند- و همچنین حاوی چند مشخص کننده ی عملوندی است که ممکن است رجیستر ها، مکان های حافظه، یا داده ی لیترال را مشخص کنند؛ البته ممکن است این مشخص کننده های عملوندی وجود نداشته باشند. این مشخص کننده های عملوند ممکن است دارای حالت های آدرس دهی باشند که معنی آنها را مشخص می کند، یا اینکه در فضاهای ثابت باشند. در معماری های کلمه دستورالعمل بسیار بلند (very long instruction word) که حاوی معماری های ریز کد بسیاری هستند چندین آپ کد و عملوند به طور همزمان در یک دستورالعمل مشخص می شوند.
برخی مجموعه های دستورالعمل نامعمول، فاقد فضای آپ کد هستند؛ مثلاً در transport triggered architectures، فقط عملوند/عملوند ها وجود دارد.
ماشین مجازی Forth و سایر مجموعه های دستورالعمل "بدون عملوند"، فاقد فضا برای مشخص کننده ی عملوند هستند؛ نظیر برخی ماشین های پشته از جمله NOSC .
دستورالعمل های شرطی معمولاً دارای یک فضا برای گزاره هستند- گذاره درواقع، چند بیت کوتاه است که شرایط خاصی را کد گذاری می کند، که موجب می شود یک عملیات انجام شود و نه اینکه انجام نشود. برای مثال، یک دستورالعمل انشعاب شرطی، در صورتیکه شرایط مورد نظر صحیح شود، کنترل را منتقل می کند به گونه ای که روند اجرا به بخش متفاوتی از برنامه برود و اگر شرایط غلط باشد کنترل را منتقل نمی کند و روند اجرا به شکل متوالی ادامه پیدا می‌کند. همچنین، برخی مجموعه‌های دستورالعمل دارای حرکت های شرطی هستند، به گونه ای که اگر شرایط صادق باشد این حرکت اجرا خواهد شد و داده مذکور در مکان مورد نظر ذخیره خواهد شد و اگر شرایط مورد نظر صادق نباشد، اجرا نخواهد شد و مکان مورد نظر نیز تغییر پیدا نخواهد کرد. معماری IBM z/Architecture دارای یک دستورالعمل ذخیره سازی شرطی مشابهی است. برخی دستورالعمل‌های معدود حاوی یک فضای گزاره ( predicate) در هر دستورالعمل هستند، که گزاره ی انشعابی نام دارد.

تعداد عملوند ها

مجموعه های دستورالعمل ممکن است بر مبنای حداکثر تعداد عملوند هایی که به طور آشکار در دستورالعمل‌ها مشخص می‌شوند طبقه‌بندی شوند.
( در مثال زیر a ، b و c، در واقع، آدرس های  (مستقیم یا محاسبه شده) هستند که به سلول های حافظه ارجاع می شوند، در حالیکه، reg1 و موارد مشابه، همان رجیستر های ماشین هستند.)

C = A+B

• صفر-عملوند (ماشین های فاقد آدرس) یا همان ماشین های پشته: تمام عملیات محاسباتی با استفاده از عنصر بالای پشته یا دو موقعیت در پشته رخ می دهند: push a, push b, add, pop c.
  
  • عمل C = A+B نیازمند چهار دستورالعمل است. برای ماشین های پشته اصطلاحات "صفر-عملوند" و "صفر-آدرس" به عملیات محاسباتی اطلاق می شوند و به تمام دستورالعمل ها اطلاق نمی شوند، زیرا دستورالعمل های تک-عملوندی push و pop برای دسترسی به حافظه استفاده می شوند.
    
• یک-عملوند (ماشین های تک آدرسی) یا همان ماشین های جمع کننده، که شامل کامپیوتر های ابتدایی و بسیاری از میکروکنترلر های کوچک می شود: اکثر دستورالعمل ها یک عملوند سمت راست (یک ثابت، رجیستر یا مکان حافظه) را، همراه با جمع کننده ی ضمنی به عنوان عملوند سمت چپ(و مقصد، درصورتیکه تنها باشد) مشخص می کنند: load a, add b, store c
  
  • عملیات C = A+B نیازمند سه دستورالعمل است.
    
• دو عملوند- بسیاری از ماشین های CISC و RISC تحت این مقوله قرار می گیرند.
  
  • معماری CISC: ابتدا a را به c منتقل کن، سپس b را به c اضافه کن.
    
    • عملیات C = A+B نیازمند دو دستورالعمل است، که به شکل موثری، و بدون نیاز به یک دستورالعمل ذخیره‌سازی آشکار، نتیجه را ذخیره می کند.
      
  • معماری CISC- معمولاً ماشین ها محدود به یک عملوند حافظه به ازای هر دستورالعمل هستند:  load a,reg1; add b,reg1; store reg1,c که نیازمند یک جفت بارگذاری/ذخیره برای هر گونه انتقال حافظه است، که جدا از این است که آیا حاصل add، یک افزایش است که در مکان متفاوتی ذخیره شده است، مثلاً در C = A+B، یا این که در مکان مشابهی از حافظه ذخیره شده است:A = A+B ،
    
    • عملیات C = A+B نیازمند سه دستورالعمل است.
      
  • معماری RISC- نیازمند بارگذاری های آشکار حافظه است و دستورالعمل ها به فرم load a,reg1; load b,reg2; add reg1,reg2; store reg2,c خواهند بود.

عملیات C = A+B نیازمند چهار دستورالعمل است.

• سه-عملوند، که امکان استفاده مجدد بهتری از داده را فراهم می کند .
  
  • معماری CISC- یا یک دستورالعمل می‌شود: add a,b,c
    

عملیات C = A+B نیازمند یک دستورالعمل است.

• • معماری CISC- یا روی ماشین های محدود به دو عملوند حافظه به ازای هر دستورالعمل،

move a,reg1; add reg1,b,c;

• • • عملیات C = A+B نیازمند دو دستورالعمل است.

• • معماری RISC- دستورالعمل های محاسباتی فقط از رجیسترها استفاده می‌کنند، بنابراین نیاز به دستورالعمل های آشکار دو-عملوندی بارگذاری/ذخیره داریم: load a,reg1; load b,reg2; add reg1+reg2->reg3; store reg3,c
    
    • عملیات C = A+B نیازمند چهار دستورالعمل است.
      
    • برخلاف دو-عملوند یا یک-عملوند، این حالت اجازه می دهد تا هر سه مقدار a، b، و c برای استفاده مجدد بیشتر، در رجیستر ها موجود باشند.
      
• عملوند های بیشتر-برخی ماشین های CISC، اجازه ی انواعی از حالت های آدرس دهی را می دهند که امکان استفاده از بیش از سه عملوند را فراهم می کند (رجیسترها یا دسترسی‌های حافظه)، مثلاً: دستورالعمل ازیابی چند جمله ای VAX "POLY" .

به دلیل تعداد زیاد بیت های مورد نیاز برای کدگذاری سه رجیستر یک دستورالعمل سه-عملوندی، معماری های RISC که دارای دستورالعمل های ۱۶ بیتی هستند، تماماً دارای طراحی های دو-عملوندی هستند، نظیر: Atmel AVR, TI MSP43 و برخی نسخه‌های ARM Thumb. معماری های RISC که دارای دستورالعمل های ۳۲ بیتی هستند، معمولاً دارای طراحی‌های سه-عملوندی هستند، نظیر: ARM, AVR32, MIPS, Power ISA و معماری های SPARC.
هر دستورالعمل تعدادی عملوند (رجیستر ها، مکان های حافظه، یا مقادیر فوری) را "به طور آشکار" مشخص می کند. برخی دستورالعمل‌ها یک یا بیش از یک عملوند را به طور ضمنی فراهم می کنند، مثلاً از طریق ذخیره شدن در بالای یک پشته، یا در یک رجیستر غیر مستقیم. در حالتی که برخی از عملوند ها بطور ضمنی داده می‌شوند، به عملوند های کمتری در دستورالعمل نیاز هست. هنگامی که یک "عملوند مقصد" به طور آشکار مقصد را مشخص می کند، باید عملوند دیگری نیز فراهم شود. در نتیجه تعداد عملوند های کدگذاری شده در یک دستورالعمل، ممکن است با تعداد آرگومان های مورد نیاز از نظر ریاضی برای یک عملیات منطقی یا محاسباتی ( arity) تفاوت داشته باشد. عملوند ها یا در نمایش "آپ کد" دستورالعمل، کدگذاری می‌شوند و یا اینکه به صورت مقادیر یا آدرس، به دنبال آپ کد می آیند.

فشار رجیستر

فشار رجیستر نمایانگر تعداد رجیستر های آزاد در هر زمان از اجرای برنامه است. فشار رجیستر، زمانی که تعداد زیادی از رجیستر های موجود در حال استفاده هستند بالاست. بنابراین هر قدر فشار رجیستر بالاتر باشد، به تعداد دفعات بیشتری لازم است تا محتویات رجیستر به داخل حافظه سرریز شود. افزایش تعداد رجیستر ها در یک معماری موجب کاهش فشار رجیستر می شود، اما هزینه را افزایش می دهد.

در حالی که مجموعه‌های دستورالعمل نهفته نظیر Thumb از فشار بسیار بالای رجیستر به دلیل تعداد کم مجموعه رجیستر رنج می برند، اما معماری های مجموعه دستورالعمل RISC عمومی نظیر MIPS و Alpha دارای فشار رجیستر پایینی هستند. معماری های مجموعه های دستورالعمل CISC، همچون x86-64، علی رغم داشتن مجموعه رجیستر کوچکتر دارای فشار رجیستر کمتری هستند. دلیل این امر وجود تعداد زیادی حالت های آدرس دهی و بهینه سازی (نظیر آدرس‌دهی تحت رجیستر، عملوند های حافظه در دستورالعمل های ALU، آدرس دهی مستقیم، آدرس دهی مرتبط با شمارنده برنامه و سرریز های رجیستر-به-رجیستر) است که توسط معماری های مجموعه دستورالعمل CISC ارائه می شوند.

طول دستورالعمل

اندازه یا طول یک دستورالعمل می تواند بسیار متفاوت باشد؛ از یک مقدار چهار بیتی در برخی میکروکنترلرها تا چند صد بیت در برخی سیستم های VLIW. پردازنده های مورد استفاده در رایانه‌های شخصی، رایانه های بزرگ و ابر رایانه ها، دارای اندازه دستورالعمل بین ۸ و ۶۴ بیت هستند. حداکثر اندازه ممکن برای دستورالعمل در x86  برابر با ۱۵ بایت (۱۲۰ بیت) است. Within an instruction set, different instructions may have different در داخل یک مجموعه دستورالعمل، دستورالعمل های مختلف، ممکن است طول متفاوت داشته باشند. در برخی معماری ها، نظیر اکثر RISC ها، دستورالعمل ها دارای طول ثابتی هستند که معمولاً مطابق با اندازه ی کلمه آن معماری می باشند. در معماری های دیگر، دستورالعمل ها دارای طول متغیر هستند، که معمولاً مضرب های صحیح از یک بایت یا یک نیم کلمه هستند. برخی معماری ها نظیر ARM با Thumb-extension، دارای کدگذاری متغیر ترکیبی است که دو کدگذاری ثابت، معمولاً ۳۲ بیت و ۱۶ بیت است، که در آن، دستورالعمل ها را نمی توان به شکل آزادانه با هم ترکیب کرد، و باید در یک انشعاب (یا محدوده استثنا در ARMv8)، بین آنها تعویض انجام شود.

یک مجموعه دستورالعمل RISC، معمولاً دارای طول دستورالعمل ثابتی است (معمولاً چهار بایت که معادل ۳۲ بیت است)، در حالیکه مجموعه دستورالعمل CISC ممکن است دارای دستورالعمل هایی با طول بسیار متغیر باشند( ۱ تا ۱۵ بایت برای x86). مدیریت دستورالعمل های دارای طول ثابت در مقایسه با دستورالعمل های با طول متغیر، به دلایل مختلفی پیچیدگی کمتری دارد (برای مثال، لازم نیست که چک کنیم که آیا یک دستورالعمل از یک خط حافظه پنهان یا محدوده ی صفحه حافظه مجازی عبور کرده است یا خیر)، و بنابراین برای بهینه سازی، تا حدودی سرعت آسان تر هستند.

تراکم کد

در کامپیوتر های قدیمی حافظه گران قیمت بود. بنابراین به حداقل رساندن اندازه ی برنامه، معمولاً اهمیت زیادی داشت تا بتوان آن را در حافظه ی محدود جا داد. لذا سایز ترکیبی تمام دستورالعمل های لازم برای انجام یک کار خاص، یا همان تراکم کد، مشخصه ی مهمی برای هر مجموعه دستورالعمل بود. کامپیوترهای دارای تراکم کد بالا، معمولاً دارای دستورالعمل های پیچیده برای ورودی رویه، بازگشت های پارامتر شده، حلقه ها، و ... بودند (بنابراین، به صورت عطف به ماسبق، CISC نامیده می شدند). با این حال، دستورالعمل های معمول تر یا پرکاربرد CISC، صرفاً یک عملیات پایه ای ALU، نظیر جمع کردن، را با دسترسی به یک یا بیش از یک عملوند در حافظه (با استفاده از حالت های آدرس دهی مختلف همچون، مستقیم و غیر مستقیم، اندکسی و ...) ترکیب می کنند. معماری های خاصی ممکن است اجازه دو یا سه عملوند (ازجمله حاصل) را به طور مستقیم در حافظه بدهند یا ممکن است قادر باشند اعمالی همچون افزایش خودکار اشاره گر و ... را انجام دهند مجموعه‌ دستورالعمل های که توسط نرم افزار پیاده سازی می شوند، ممکن است حتی، دستورالعمل های پیچیده تر و قدرتمند تری داشته باشند.

کامپیوترهای با مجموعه دستورالعمل کاهش یافته ، RISC، برای اولین بار، به طور گسترده در زمان رشد سریع زیر سیستم های حافظه پیاده سازی شدند. آنها تراکم کد را قربانی می کنند تا مدار پیاده سازی را ساده کنند و سعی می کنند عملکرد را از طریق فرکانسهای بالاتر ساعت و رجیسترهای بیشتر افزایش دهند. یک دستورالعمل RISC، به طور معمول فقط یک عملیات انجام می دهد، نظیر "جمع" کردن رجیستر ها یا "بار گذاری" از یک مکان حافظه به داخل یک رجیستر. یک مجموعه دستورالعمل RISC، به طور معمول، دارای طول دستورالعمل ثابت است، در حالی که یک مجموعه دستورالعمل معمول CISC، دارای دستورالعمل‌هایی با طول بسیار متغیر است. با این حال، از آنجایی که کامپیوترهای RISC، به طور معمول، نیازمند دستورالعملهای بیشتر و معمولاً طولانی تر برای پیاده‌سازی یک کار خاص هستند، لذا به طور ذاتی استفاده بهینه کمتری از پهنای باند گذرگاه و حافظه‌های نهان می کنند.

برخی معماری های مجموعه دستورالعمل RISC نهفته( embedded)، نظیر Thumb و AVR32 به طور معمول دارای تراکم بسیار بالایی هستند، که علت آن وجود یک تکنیک به نام "فشرده سازی کد" در آن ها است. این تکنیک دو دستورالعمل ۱۶ بیتی را در کنار هم در داخل یک کلمه ۳۲ بیتی بسته بندی می کند و سپس در مرحله کدگشایی، بسته بندی باز می شود و به شکل دو دستورالعمل اجرا می شود.

کامپیوترها با مجموعه دستورالعمل حداقل ( Minimal instruction set computers)، فرمی از ماشین پشته هستند که در آن تعداد اندکی دستورالعمل مجزا (۱۶ تا ۶۴) وجود دارد، به گونه‌ای که چندین دستورالعمل را می توان در داخل یک کلمه ماشین جا داد. این نوع از هسته ها معمولاً برای پیاده سازی، نیاز به سیلیکون کمتری دارند. بنابراین، می توان آنها را به راحتی به فرم یک آرایه ی درگاهی برنامه پذیر ( field-programmable gate array) یا چند هسته ای درآورد. تراکم کد MISC مشابه تراکم کد RISC است. مزیت تراکم  بیشتر دستورالعمل، با وجود نیاز به دستورالعمل های بدوی بیشتر برای انجام یک کار، خنثی می شود.
تحقیقاتی در رابطه با فشرده سازی قابل اجرا به عنوان یک مکانیسم برای بهبود تراکم کد انجام گرفته است. ریاضیات پیچیدگی کولموگروف، چالش ها و محدودیت های این مکانیسم را توصیف می کند.

نمایش

دستورالعمل هایی که یک برنامه را تشکیل می دهند، به ندرت با استفاده از فرم داخلی عددی آنها (کد ماشین) مشخص می‌شوند. این دستورالعمل ها ممکن است توسط برنامه نویس ها، با استفاده از یک زبان اسمبلی مشخص شوند، یا به طور شایع تر، ممکن است به وسیله کامپایلر ها از زبانهای برنامه نویسی تولید شوند.

طراحی

طراحی مجموعه های دستورالعمل یک مسئله پیچیده است. دو مرحله در تاریخ، برای ریزپردازنده ها وجود داشته است. در اولین مرحله، کامپیوترهای دارای مجموعه دستورالعمل پیچیده ( CISC) بودند، که دارای دستورالعمل های مختلف بسیاری بود. با این حال، در دهه ۱۹۷۰ مکان هایی نظیر IBM، تحقیقاتی را انجام دادند و دریافتند که بسیاری از دستورالعمل های این مجموعه را می توان حذف کرد. نتیجه آن، کامپیوترهای دارای مجموعه دستورالعمل کاهش یافته (RISC) بود که نوعی معماری است که از یک مجموعه ی کوچکتر از دستورالعمل ها استفاده می کند. یک مجموعه دستورالعمل ساده تر، به طور بالقوه می تواند موجب سرعت های بیشتر، کاهش اندازه پردازنده، و کاهش مصرف انرژی شود. با این حال، یک مجموعه ی پیچیده تر، ممکن است عملیات رایج را بهینه سازی کند، کارایی حافظه و حافظه ی نهان را افزایش دهد، یا برنامه نویسی را ساده کند.
برخی طراحان مجموعه دستورالعمل، یک یا بیش از یک آپ کد را برای انواعی از فراخوانی های سیستم یا وقفه های نرم‌افزاری رزرو می کنند. برای مثال، MOS Technology 6502 از 00H استفاده می کند و Zilog Z80 از هشت کد  C7,CF,D7,DF,E7,EF,F7,FFH استفاده می کنند، در حالیکه Motorola 68000 از کدهایی در محدوده ی A000..AFFFH استفاده می کند.
اگر یک مجموعه دستورالعمل، ملزومات مجازی سازی پوپک و گلدبرگ (Popek and Goldberg virtualization requirements) را برآورده کند، آنگاه پیاده سازی ماشین های مجازی سریع، بسیار آسان تر خواهد بود.
اگر وضعیت "برنامه نویسی نشده ی" حافظه به شکل دستورالعمل تهی (NOP) تفسیر شود، آن گاه پیاده سازی NOP slide که در immunity-aware programming استفاده شده است، بسیار آسان تر خواهد بود.
اگر مجموعه دستورالعمل قادر به پشتیبانی از قابلیت هایی نظیر استخراج و جمع( fetch-and-add)، بارگیری-لینک/ذخیره سازی-مشروط( load-linked/store-conditional)، یا عمل مقایسه و جابجایی(compare-and-swap) اتمیک باشد، آنگاه در یک سیستم با چندین پردازنده، پیاده سازی الگوریتم های همگام سازی غیر مسدودکننده، بسیار آسان تر خواهد بود.

پیاده سازی مجموعه دستورالعمل

هر مجموعه دستورالعمل داده شده را می توان به شیوه‌های متفاوتی پیاده‌سازی کرد. تمام شیوه های پیاده سازی یک مجموعه دستورالعمل خاص، یک مدل برنامه نویسی مشابه فراهم می‌کند. و تمام پیاده سازی های این مجموعه دستورالعمل، قادرند تا فایل یا برنامه های قابل اجرای مشابهی را اجرا کنند. شیوه های مختلف پیاده سازی یک مجموعه دستورالعمل، موجب توازن های مختلفی بین هزینه، عملکرد، مصرف انرژی، اندازه، و ... می‌شود.

مهندسان در هنگام طراحی کردن ریز معماری یک پردازنده، از قطعات مدار الکترونیکی شش میخ شده( hard-wired) (که معمولاً به طور جداگانه طراحی می‌شوند)، همچون جمع کننده ها، مالتی پلکسر ها، شمارنده ها، رجیسترها، ALU ها و ... استفاده می کنند. سپس معمولاً از انواعی از زبان‌های انتقال رجیستر ( register transfer language) برای توصیف کدگشایی و توالی بندی هر دستورالعمل ISA، با استفاده از این ریز معماری فیزیکی استفاده می شود. دو روش اساسی برای ساختن یک واحد کنترل( control unit) برای پیاده‌سازی این توصیفات وجود دارد (اگرچه بسیاری از طراحی ها از شیوه‌های بینابین استفاده می کنند).

• ۱. برخی طراحی های کامپیوتر، تمام کد گشایی و توالی بندی مجموعه دستورالعمل را شش میخ می کنند، درست شبیه مابقی ریز معماری.
  
• ۲. طراحی های دیگر از روتین های ریزکد یا جداول (یا هر دو) برای این کار استفاده می‌کنند- به طور معمول به شکل ROM های روی چیپ یا PLA ها یا هر دو (اگرچه به طور تاریخی RAM ها و ROM های جداگانه استفاده شده اند). Western Digital MCP-1600 یک مثال قدیمی است که از یک ROM اختصاصی مجزا برای میکرو کد استفاده می کند.

برخی طراحی ها از ترکیبی از طراحی شش میخه و میکروکد برای واحد کنترل استفاده می کنند. برخی طراحی های پردازنده از یک مخزن کنترل قابل نوشتن (writable control store) استفاده می کنند- آنها مجموعه دستورالعمل مورد نظر را در یک RAM قابل نوشتن یا فلش، در داخل پردازنده (مثلاً پردازنده Rekursiv) یا یک FPGA (رایانش قابل پیکربندی) کامپایل می کنند.

یک ISA را می توان در نرم افزار با استفاده از یک تفسیرگر شبیه سازی کرد. به طور طبیعی، به دلیل سربار ناشی از تفسیر، این روش کندتر از اجرای مستقیم برنامه ها روی سخت افزار شبیه سازی شده است، مگر اینکه سخت افزاری که شبیه ساز را اجرا می کند، چندین برابر سریع تر باشد. امروزه به طور رایجی، فروشندگان ISAها یا ریز معماری های جدید، شبیه سازهای نرم افزاری را پیش از آماده شدن پیاده سازی سخت افزاری، در اختیار توسعه دهندگان نرم افزار قرار می دهند.
معمولاً جزئیات پیاده سازی مورد نظر، تاثیر بسیاری روی دستورالعمل های خاص انتخاب شده برای مجموعه دستورالعمل مورد نظر دارند. برای مثال، بسیاری از پیاده سازی های خط لوله دستورالعمل، فقط اجازه می دهند تا یک بارگذاری حافظه یا ذخیره سازی حافظه به ازای هر دستورالعمل انجام شود، که منجر به معماری بارگیری-ذخیره سازی (RISC) می شود. به عنوان مثال دیگر، برخی روش‌های ابتدایی پیاده سازی خط لوله دستورالعمل، منجر به یک درگاه تاخیر ( delay slot) شد.

نیاز روز افزون به پردازش سیگنال دیجیتال با سرعت بالا، جهت رویه را معکوس کرده است و باعث شده است تا پیاده سازی دستورالعمل ها به شیوه های خاصی انجام گیرد. برای مثال، دستورالعمل MACH در یک پردازشگر سیگنال دیجیتال، برای انجام سریع فیلترهای دیجیتال، باید از یک نوع معماری هاروارد استفاده کند، که به طور همزمان یک دستورالعمل و دو کلمه داده را استخراج می کند و نیازمند یک ضرب کننده ی ضرب کن-جمع کن (multiply–accumulate) تک چرخه ای است.

جستارهای وابسته

• مجموعه دستورالعمل استاندارد رمزگذاری پیشرفته
• معماری رایانه
• آپ‌کد
• طراحی پردازنده
• برابرساز

منابع

مشارکت‌کنندگان ویکی‌پدیا. «Instruction set». در دانشنامهٔ ویکی‌پدیای انگلیسی، بازبینی‌شده در ۱۲ آوریل ۲۰۲۱.