حاصلضرب تاخیر-توان

از ویکی‌پدیا، دانشنامهٔ آزاد

در الکترونیک دیجیتال، حاصل ضرب تأخیر-توان (پی‌دی‌پی) شکلی از عدد شایستگی است که با بازدهی انرژی یک دروازه منیا یک خانواده منطقی مرتبط است.[۱] همچنین به عنوان انرژی کلیدزنی شناخته می‌شود، این حاصلضرب مصرف توان P (به‌طور متوسط در یک پیشامد کلیدزنی) ضرب در تأخیر ورودی-خروجی یا مدت زمان پیشامد کلیدزنی D است.[۱] این ابعاد انرژی است و انرژی مصرف شده در هر پیشامد کلیدزنی را اندازه‌گیری می‌کند.

در مدار سیماس انرژی کلیدزنی و در نتیجه پی‌دی‌پی برای یک چرخه محاسبه از ۰ به ۱ به ۰ برابر است؛ بنابراین، کاهش ولتاژ تغذیه VDD باعث کاهش پی‌دی‌پی می‌شود.[۱]

مدارهای کم مصرف با پی‌دی‌پی پایین نیز ممکن است بسیار کند عمل کنند، بنابراین حاصلضرب تأخیر-انرژی (ایی‌دی‌پی)، حاصلضرب E و D (یا P و D 2)، گاهی اوقات یک شاخص ترجیحی است.[۱]

در مدارهای سیماس تأخیر به‌طور معکوس با ولتاژ تغذیه VDD و از این رو ایی‌دی‌پی با VDD متناسب است. در نتیجه، کاهیدن VDD همچنین به سود ایی‌دی‌پی است.[۱]

جستارهای وابسته[ویرایش]

منابع[ویرایش]

  1. ۱٫۰ ۱٫۱ ۱٫۲ ۱٫۳ ۱٫۴ Gaudet, Vincent C. (2014-04-01) [2013-09-25]. "Chapter 4.1. Low-Power Design Techniques for State-of-the-Art CMOS Technologies". In Steinbach, Bernd. Recent Progress in the Boolean Domain (1 ed.). Newcastle upon Tyne, UK: Cambridge Scholars Publishing. pp. 187–212. ISBN 978-1-4438-5638-6. Retrieved 2019-08-04. [۱] (455 pages)

مطالعه بیشتر[ویرایش]