سیلیکون تیره

در صنعت الکترونیک، سیلیکون تیره مقداری از مدارات یک مدار مجتمع است که نمی‌تواند در ولتاژ عملیاتی اسمی برای محدودیت توان طراحی گرمایی (تی‌دی‌پی) تعیین شده روشن باشد. این چالشی در دوران گره‌های نیم‌رسانای نانومتری است، جایی که مقیاس‌بندی ترانزیستور و مقیاس‌بندی ولتاژ دیگر با یکدیگر مطابقت ندارند، و درنتیجه مقیاس‌بندی دنارد از کار می‌افتد. این توقف مقیاس‌بندی دنارد منجر به افزایش شدید تراکم توان شده‌است که باعث می‌شود تا مانع روشن شدن همزمان همه ترانزیستورها در ولتاژ نامی شوند، در حالی که دمای تراشه را در محدوده عملکرد ایمن نگه داشتن. طبق مطالعات اخیر، محققان از گروه‌های مختلف پیش‌بینی کرده‌اند که، در گره‌های فناوری ۸ نانومتر، بسته به ساختار پردازنده، فناوری خنک‌کننده و میزان حجم کاری برنامه، ممکن است مقدار سیلیکون تیره تا ۵۰–۸۰٪ برسد.^[۱] سیلیکون تیره حتی در حجم کاری سرور با فراوانی توازی سطح درخواست سرویس‌دهنده اصلی ممکن است اجتناب ناپذیر باشد.^[۲]

چالش‌ها و فرصت‌ها[ویرایش]

پیدایش سیلیکون تیره چندین چالش در معماری، اتوماسیون طراحی الکترونیکی (ایی‌دی‌ای) و جوامع طراحی مشترک سخت‌افزار-نرم‌افزار به وجود می‌آورد. به عنوان مثال، بهترین استفاده از انبوه ترانزیستورها (با دارا بودن بسیاری از موارد تاریک) برای طراحی و مدیریت سیستم‌های چند-هسته‌ای بر روی تراشه‌های کم مصرف تحت حداکثر توان و محدودیت‌های حرارتی. معماران چندین تلاش را برای استفاده از سیلیکون تیره برای طراحی معماری‌های کاربردی ویژه و پُر شتاب‌گر آغاز کرده‌اند.^[۳]^[۴]^[۵] اخیراً، محققان کشف کرده‌اند که چگونه سیلیکون تیره چالش‌ها و فرصت‌های جدیدی را برای جامعه ایی‌دی‌ای در معرض دید قرار می‌دهد.^[۶] به‌طور خاص، آنها نگرانی‌های حرارتی، قابلیت اطمینان (خطای نرم‌افزاری و پیرسازی) و تغییرات فرایند را برای پردازنده‌های چند هسته‌ای سیلیکون تیره نشان داده‌اند.

منابع[ویرایش]

↑ H. Esmaeilzadeh et al. , "Dark silicon and the end of multicore scaling بایگانی‌شده در ۱۰ نوامبر ۲۰۲۰ توسط Wayback Machine", in 38th International Symposium on Computer Architecture (ISCA), pages 365–376, 2011.
↑ N. Hardavellas, M. Ferdman, B. Falsafi, A. Ailamaki, "Toward Dark Silicon in Servers," IEEE Micro, vol. 31, no. 4, pp. 6–15, July/August, 2011.
↑ G. Venkatesh et al. , "Conservation cores: reducing the energy of mature computations", in 15th Symposium on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pages 205–218, 2010.
↑ J. Cong et al. , "Architecture support for accelerator-rich CMPs بایگانی‌شده در ۲۹ ژوئن ۲۰۲۲ توسط Wayback Machine", in 49th IEEE/ACM/EDAA Design Automation Conference (DAC), 2012.
↑ M. Lyons et al. , "The accelerator store: A shared memory framework for accelerator-based systems", ACM Transactions of Architecture Code Optimizations (TACO), 8(4):48:1–48:22, 2012.
↑ M. Shafique, S. Garg, D. Marculescu, J. Henkel, "The EDA Challenges in the Dark Silicon Era", in 51st IEEE/ACM/EDAA Design Automation Conference (DAC), 2014.

[1] H. Esmaeilzadeh et al. , "Dark silicon and the end of multicore scaling بایگانی‌شده در ۱۰ نوامبر ۲۰۲۰ توسط Wayback Machine", in 38th International Symposium on Computer Architecture (ISCA), pages 365–376, 2011.

[2] N. Hardavellas, M. Ferdman, B. Falsafi, A. Ailamaki, "Toward Dark Silicon in Servers," IEEE Micro, vol. 31, no. 4, pp. 6–15, July/August, 2011.

[3] G. Venkatesh et al. , "Conservation cores: reducing the energy of mature computations", in 15th Symposium on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pages 205–218, 2010.

[4] J. Cong et al. , "Architecture support for accelerator-rich CMPs بایگانی‌شده در ۲۹ ژوئن ۲۰۲۲ توسط Wayback Machine", in 49th IEEE/ACM/EDAA Design Automation Conference (DAC), 2012.

[5] M. Lyons et al. , "The accelerator store: A shared memory framework for accelerator-based systems", ACM Transactions of Architecture Code Optimizations (TACO), 8(4):48:1–48:22, 2012.

[6] M. Shafique, S. Garg, D. Marculescu, J. Henkel, "The EDA Challenges in the Dark Silicon Era", in 51st IEEE/ACM/EDAA Design Automation Conference (DAC), 2014.

[۱]

[۲]

[۳]

[۴]

[۵]

[۶]